

摘要：

SK海力士将HBM4基底芯片外包给台积电生产，并正计划为HBM4E引入台积电3纳米制程以抗衡三星。在台积电CoWoS封装产能告急的背景下，海力士亦在测试英特尔备选方案，双方此次在英伟达路线图牵引下的高层互动，标志着供应链战略绑定持续深化。

随着AI芯片供应链深度整合加速，存储与晶圆代工两大巨头的合作正从产品层面延伸至战略层面。

SK集团会长崔泰源（Chey Tae-won）于4日与台积电董事长魏哲家（C.C. Wei）举行会谈，这也是两人自2024年6月以来的首次会面。据SK海力士官方X账号发布的内容，此次会谈聚焦下一代AI技术、HBM及先进封装三大议题。

此次会谈的战略背景尤为值得关注：从HBM4代起，SK海力士已将基底芯片生产全面外包给台积电，结束了历代HBM均自主生产基底芯片的模式。据报道，这一转变源于AI客户对基底芯片功能定制化需求的持续攀升，以及台积电先进制程在精细功能实现方面的工艺优势。

与此同时，作为AI芯片封装核心工艺的CoWoS产能持续吃紧，进一步凸显台积电在AI供应链中的关键地位。在此背景下，SK海力士一方面深化与台积电的封装协同，另一方面也在积极探索与英特尔的先进封装合作，寻求多元化布局。

基底芯片外包台积电，HBM供应链格局生变

据报道，台积电在SK海力士HBM战略中的角色已发生根本性转变。在HBM3E及此前各代产品中，SK海力士均在内部自主完成基底芯片生产；而从第六代产品HBM4开始，这一工序已正式外包给台积电承接。具体而言，**HBM4将采用台积电12纳米制程生产的基底芯片，并与SK海力士第五代10纳米级（1b）DRAM制程相结合，为英伟达下一代Vera Rubin平台提供动力支持。**

报道将这一转变归因于客户对基底芯片功能定制化程度的要求不断提高，台积电的先进制程能力能够满足更精细的功能实现需求。竞争态势同样是推动因素之一：该媒体今年3月的报道还指出，SK海力士正在考虑采用台积电3纳米制程用于HBM4E的逻辑基底芯片，部分是为了应对三星计划在HBM4E逻辑基底芯片上使用其自研4纳米制程所带来的压力。

CoWoS产能告急，先进封装成AI时代新瓶颈

先进封装已成为AI时代的另一关键瓶颈，并在此次会谈中占据重要议程。据报道，SK海力士目前与英伟达和台积电形成了紧密的三方协同框架：HBM供应以英伟达订单为基准，先进封装则由台积电负责执行。然而，分析指出，**将GPU与HBM集成于单一封装的CoWoS工艺目前产能已无法跟上需求的急速攀升。**

台积电CoWoS月产能预计将于2026年底扩增至约11.5万至14万片，并进一步提升至2027年的约17万片。尽管如此，产能缺口压力依然持续。据报道，SK海力士正在同步评估与英特尔的先进封装合作，据报道已着手测试英特尔基于EMIB技术的2.5D封装方案在HBM应用场景中的可行性，以应对台积电CoWoS产能持续承压所带来的潜在供应风险。

风险提示及免责条款

市场有风险，投资需谨慎。本文不构成个人投资建议，也未考虑到个别用户特殊的投资目标、财务状况或需要。用户应考虑本文中的任何意见、观点或结论是否符合其特定状况。据此投资，责任自负。



限时权益申领

* 体验资格每人限申领一次

扫码
免费领取

VIP会员·7天畅读卡 | 大师课·入门串讲



限免

151 收藏

分享到:

写评论

请发表您的评论

表情 图片

发布评论